Вычислительная техника

Вычислительная техника и  информационные технологии

Перечень вопросов на устный экзамен по ВТ и ИТ

Вычислительная техника

1.Системы  счисления  и их  применение  в  вычислительной  технике (ВТ).

2.Правила выполнения  арифметических  операций  над  двоичными  числами.

3.Способы  кодирования  отрицательных  двоичных  чисел  в  ВТ. Прямой, обратный, дополнительный  коды.

4.Форматы  представления  чисел  с  фиксированной  и  плавающей  точкой.  Представление  чисел  с  фиксированной  точкой  в  формате: слово,  двойное  слово,  расширенное  слово.

5.Представление  числовой  информации  в  кодах: 8-4-2-1,  Грея,  Джонсона,  с  избытком 3. Необходимость  их  использования  в  вычислительной технике.

6.Применение  законов  и  тождеств  булевой  алгебры  при  анализе  и  синтезе  логических  схем.  Минимизация  с  помощью  карт  Карно.

7.Принципиальные  схемы  базовых  логических  элементов  ТТЛ-,  КМОП- технологии.  Параметры  и  характеристики  логических  элементов.  Причины  статических  и  динамических  рисков (гонок)  в  логических  схемах.  Способы  их  устранения.

8.Комбинационные  цифровые  устройства (КЦУ).  Основы  анализа  и  синтеза  КЦУ. Быстродействие  КЦУ.

9.Одноразрядный  комбинационный  сумматор.  Назначение,  таблица  истинности, логические  функции  выходов.  УГО.

10.Использование  многоразрядных  сумматоров  для  реализации  преобразователей  кодов:  кода  Грея  в  код  8-4-2-1,  кода  8-4-2-1  в  код  Грея,  прямого  кода  числа  со  знаком  в дополнительный  код  и  обратно,  кода  8-4-2-1  в  код  с  избытком 3.

11.Шифраторы.  Назначение,  таблица  истинности, логические  функции  выходов.  УГО. Приоритетные  шифраторы,  их  применение.

12.Дешифраторы.  Назначение,  таблица  истинности, логические  функции  выходов.  УГО.  Синтез  КЦУ  на  основе  типовых  дешифраторов  с  прямыми   и  инверсными  выходами,  с  открытым  коллектором.

13.Мультиплексоры.   Назначение,  таблица  истинности, логические  функции  выхода.  УГО. Синтез  КЦУ  на  основе  типовых  мультиплексоров.

14.Демультиплексоры.  Назначение,  таблица  истинности, логические  функции  выходов.  УГО. Синтез  КЦУ  на  основе  типовых  демультиплексоров.

15.Компараторы.  Назначение,  таблица  истинности, логические  функции  выхода.  УГО.

16.Полусумматоры. Назначение,  таблица  истинности, логические  функции  выходов.  УГО.

17.Последовательностные  цифровые  устройства(ПЦУ).Модели  автоматов  Мура  и  Мили.

18.Способы  задания  работы  и  структуры  ПЦУ. Методика  структурного  синтеза  цифровых автоматов  с  памятью.

19.Триггеры.  Назначение.  Классификация.

20.Триггер RS-типа на  потенциальных  логических  элементах (ЛЭ)  И-НЕ,  ИЛИ-НЕ.  УГО.  Временные  диаграммы  входных  и  выходных  сигналов , поясняющие  работу  асинхронного  и  синхронного  триггера.

21.Триггер D — типа. УГО.  Временные  диаграммы  входных  и  выходных  сигналов,  поясняющие  работу  динамического  синхронного  триггера.

22.Триггер Т — типа. УГО.  Временные  диаграммы  входных  и  выходных  сигналов,  поясняющие  работу  асинхронного  и  синхронного  статического  триггера.

23.Триггер JK-типа. У ГО. Временные  диаграммы  входных  и  выходных  сигналов,  поясняющие  работу  синхронного  статического  триггера.

24.Синхронно-асинхронные триггеры  D -,  JK-типа  УГО.  Временные  диаграммы  входных  и  выходных  сигналов,  поясняющие  реакцию  триггеров  на  асинхронные  и  синхронные  входы.

25.Регистры.  Назначение.  Классификация. Структура  и  анализ  работы  регистра  хранения  на  основе  синхронных  D- триггеров.  УГО.

26.Регистры  сдвига(вправо,  влево)  на  основе  синхронных  D-триггеров.  Реверсивные  регистры.  Кольцевые  регистры.  Временные диаграммы,  поясняющие  их  работу.

27.Счётчики.  Назначение.  Классификация.  Основные  параметры  счётчиков.  Сравнительная   оценка  счётчиков  с  последовательным  и  сквозным  переносом.  Гонки.

28.Структурный  синтез  делителей  частоты  на  основе  синхронных  JK-,  Т- триггерах  и  КЦУ.

29.Кольцевые  счётчики.  Счётчики  Джонсона  на  основе  регистров  сдвига.

31.Принцип  микропрограммного  управления.  Декомпозиция  вычислительного  устройства  на  управляющий  и  операционный  автоматы.  Понятия :  микрооперация,  микрокоманда,  микропрограмма.  Этапы  проектирования  управляющего  автомата  с  «жесткой  логикой».

32.Запоминающие  устройства(ЗУ).  Основные  характеристики  и  классификация  полупроводниковых  ЗУ.  Иерархическая  структура  памяти  в  вычислительных  устройствах.

33.Элементы  памяти  статических  оперативных  запоминающих  устройств(ОЗУ).  ОЗУ  с  одномерной  организацией  типа  2D  и  двумерной  организацией  типа   3D.

34.Структура  типовой  БИС  ОЗУ  1К х  1.  УГО.  Временные  диаграммы  в  режиме  чтения  и  записи.

35.Элементы  памяти  динамических  ОЗУ  (ДОЗУ) .  Структура  типовой  БИС  ДОЗУ.  УГО.  Временные  диаграммы  в  режиме  чтения,  записи  и  регенерации.

36.КЭШ-память. Назначение. Укрупненная  структура  КЭШ:  с  прямым  отображением.

37.Постоянные  запоминающие  устройства (ПЗУ).  Типы  ПЗУ.  Логическая  структура  ПЗУ.  Элементы  памяти  масочных,  программируемых,  перепрограммируемых  ПЗУ.

38.Программируемые  логические  матрицы  (ПЛМ)-двухуровневые  матричные  структуры.  Параметры  ПЛМ.

39.Логическая  структура  ПЛМ  комбинационного  типа.  УГО.  Каскадирование  ПЛМ.  Пограммирование  ПЛМ.

40.Логическая  структура  классических ПЛИС (программируемых логических интегральных схем).

41.Преобразователи,  формирователи  цифровых  сигналов.  Триггер  Шмита.  УГО.  Передаточная   характеристика  триггера  Шмита.

42.Цифровые  БИС,  СБИС.  Микропроцессор (МП).  Архитектура  МП.  МП  CISC-,  RISC- архитектуры.  МП  архитектуры  фон — Неймана,  гарвардской.

43.Семейство микроконтроллеров ATmega  фирмы  ATMEL. Структура микроконтроллерa  ATmega16x.  Назначение  блоков.

44.Программная память микроконтроллера ATmega16х. Адресация программной памяти.  Примеры.

45.Память данных микроконтроллера ATmega16х. Способы  адресации данных.  Примеры

46.Форматы команд. Система  команд. Примеры  команд  на  ассемблере.

47.Логическая  структура  параллельного  порта.    Программно-доступные  регистры.

48.Таймеры микроконтроллера. Назначение. Структура таймеров.

49.Вычислительные сети (ВС). Эволюция  развития.

50.Локальные  вычислительные  сети (ЛВС).  Типовые  топологии  ЛВС.  Области  применения.

51.Понятие  физической  и  логической  топологии  ЛВС.

52.Сеть  Internet.  Протокол  TCP/IP- средство  организации  глобальной  ВС.

Понравилась запись - поделись!

Опубликовать в Одноклассники
Опубликовать в Google Plus
Опубликовать в Google Buzz
Опубликовать в LiveJournal
Опубликовать в Мой Мир
Опубликовать в Яндекс
Добавьте постоянную ссылку в закладки. Вы можете следить за комментариями через RSS-ленту этой статьи.
Ваш комментарий или трекбек: Адрес для трекбека.

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *

Можно использовать следующие HTML-теги и атрибуты: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <strike> <strong>